SDRAM W971GG6SB25I 1GBit, Felületre szerelhető, 84-tüskés, WBGA

A W971GG6SB 1G bites DDR2 SDRAM, sebessége pedig -18/18I/18J, -25/25N/25I/25J és -3.

Kettős adatsebességű architektúra: két adatátvitel óraciklusonként
CAS késleltetés: 3, 4, 5, 6 és 7
Csomag hossz: 4 és 8
Kétirányú differenciál adatimpulzus (DQS és /DQS ) továbbítása / fogadása adatokkal
Él-igazított az olvasott adatokkal és központ-igazított az írt adatokkal
A DLL igazítja a DQ és DQS átmeneteket az órához
Differenciál órabemenetek (CLK és /CLK)
Adatmaszkok (DM) írt adatokhoz
A CLK minden egyes pozitív peremén kiadott parancsok a /DQS mindkét élére hivatkoznak
Vezérlő- és adatbusz-hatékonyság kiszolgálása céljából kiküldött /CAS-programozható adalékanyag-késleltetés támogatott
Olvasási Késleltetés = Adalékanyag Késleltetése plusz CAS-Késleltetés (RL = AL + CL)
Off-Chip-Driver impedancia beállítás (OCD) és On-Die-Termination (ODT) a jobb jelminőségért
Automatikus előtöltési művelet csomagok olvasásához és írásához
Automatikus frissítési és Önfrissítési mód
Előre töltött lekapcsolás és aktív lekapcsolás
Adatmaszk Írása
Írási Késleltetés = Olvasási Késleltetés - 1 (WL = RL - 1)
Interfész: SSTL_18