SDRAM W972GG8KB25I 2GBit, Felületre szerelhető, 60-tüskés, WBGA

Tápellátás: VDD, VDQQ = 1,8 V ± 0,1 V.
Kettős adatsebességű architektúra: két adatátvitel óraciklusonként
CAS késleltetés: 3, 4, 5, 6 és 7
Csomag hossz: 4 és 8
Kétirányú, differenciális adatosztások (DQS és DQS) továbbítása / fogadása adatokkal
Él-igazított az olvasott adatokkal és központ-igazított az írt adatokkal
A DLL igazítja a DQ és DQS átmeneteket az órához
Differenciálmű óra bemenő jelek (CLK és CLK)
Adatmaszkok (DM) írt adatokhoz
A CLK egyes pozitív szélein kiadott parancsokra, az adatokra és az adatmaszkokra a DQS mindkét éle hivatkozni kell
A parancs- és adatbusz-hatékonyság biztosításához a CAS-programozható adalékanyag-késleltetés támogatott
Olvasási Késleltetés = Adalékanyag Késleltetése plusz CAS-Késleltetés (RL = AL + CL)
Off-Chip-Driver impedancia beállítás (OCD) és On-Die-Termination (ODT) a jobb jelminőségért
Automatikus előtöltési művelet csomagok olvasásához és írásához
Automatikus frissítési és Önfrissítési mód
Előre töltött lekapcsolás és aktív lekapcsolás
Adatmaszk Írása
Írási Késleltetés = Olvasási Késleltetés - 1 (WL = RL - 1)
Interfész: SSTL_18
A BGA 60 Gömbbe csomagolva (8x12,5 mm2), Ólommentes Anyagból.