Ethernet vezérlő 100Mbps, 100BaseTX, 10BaseT, BIU 3.3 V, 48-tüskés, LQFP

Kategória megtekintése

Részösszeg (1 csomag / 2 egység)*

4696 Ft

(ÁFA nélkül)

5964 Ft

(ÁFÁ-val)

Add to Basket
Adja meg a mennyiséget
Átmenetileg nincsen készleten
  • Szállítás 2026. március 02. dátumtól
Többre van szüksége? További részletekért kattintson a „Szállítási dátumok ellenőrzése” gombra.
Egység
Egységenként
csomagonként*
2 +2 348 Ft4 696 Ft

*irányár

Csomagolás típusa:
RS raktári szám:
177-3997
Gyártó cikkszáma:
KSZ8851-16MLLI
Gyártó:
Microchip
Hasonló termékek keresése egy vagy több attribútum kiválasztásával.
Az összes kiválasztása

Márka

Microchip

Fizikai hálózat típusa

100BaseTX, 10BaseT

Gazda interfész

BIU

Csatoló

Vezérlő IC

Hálózati interfész

100BaseTX, 10BaseT

Kommunikációs mód

Teljes duplex, félduplex

Adatátviteli sebesség

100Mbps

Visszacsatolási mód

Belső

Támogatott szabvány

IEEE 802.3u, IEEE 802.3x

Rögzítés típusa

Felületre szerelhető

Csomag típusa

LQFP

Tüskék száma

48

Automatikus egyeztetés

Igen

DMA támogatás

Igen

Jellemző tápfeszültség

3.3 V

Méret

7.1 x 7.1 x 1.45mm

Min. működési hőmérséklet

-40 °C

Maximális működési hőmérséklet

+85 °C

Származási ország (Country of Origin):
US
The KSZ8851 is a single-port controller chip with a SPI or 8-/16-/32-bit non-PCI CPU interface. Available in 32-/48-/128-pin packages, the KSZ8851 is for applications requiring cost-effective, high-throughput Ethernet connectivity in traditional embedded systems with MCUs or MPUs.

Integrated MAC and PHY Ethernet Controller
Designed for high performance and high throughput applications
Supports 10BASE-T/100BASE-TX
Supports full-duplex flow control and half-duplex back pressure collision flow control
Supports DMA-slave burst data read and write transfers
Supports IP Header (IPv4)/TCP/UDP/ICMP checksum generation and checking
Supports IPv6 TCP/UDP/ICMP checksum generation and checking
Automatic 32-bit CRC generation and checking
Simple SRAM-like host interface easily connects to most common embedded MCUs.
Supports multiple data frames for transmit and receive without address bus and byte-enable signals
Supports both Big- and Little-Endian processors

Kapcsolódó linkek